Samsung va a comenzar la producción en masa de chips de 3 nm la próxima semana, avanzándose de esta manera a TSMC, que no hará lo propio hasta la segunda mitad del año. La compañía coreana ha explicado que el nodo de 3 nm le permitirá reducir el área de sus componentes en un 45%, mejorar el rendimiento en un 30% y disminuir el consumo en un 50% respecto al de 5 nm.
El nodo de 3 nm está basado en la tecnología GAAFET, que hace uso de transistores con una estrutura de nanocables que generan una menor corriente de fuga y un menor tiempo de switching, a la vez que presentan una mayor densidad por unidad de superficie.
La taiwanesa TSMC es la mayor empresa de fabricación de semiconductores de la actualidad, con un 53,5% del mercado, mientras que Samsung ocupa la segunda posición con un 16,3%. Una situación que la multinacional de Corea del Sur espera revertir con la llegada de este nuevo nodo.
Pero para lograrlo, primero deberá asegurarse que el ratio de chips defectuosos, habituales cuando se introduce un nuevo proceso de fabricación, sea lo más bajo posible. Y es que lo último que quiere Samsung es que se repita la problemática que ha tenido que afrontar este último año con el nodo de 4 nm, que se ha ganado una mala reputación en la industria por estar plagado de problemas de fiabilidad.